用74LS161四位同步二进制加法计数器的异步清零功能设计一个十进制计数器用74LS161四位同步二进制加法计数器的异步清零功能及74ls20设计一个十进制计数器

用74LS161四位同步二进制加法计数器的异步清零功能设计一个十进制计数器用74LS161四位同步二进制加法计数器的异步清零功能及74ls20设计一个十进制计数器 集成元件管脚很多元件,比如4位同步二进制计数器74LS161中有EP、ET脚.EP ET的英文全称是什么,什么作用 用16进制计数器74LS161组成12进制加法计数器. 74LS161 与74161 有何区别?都是四位二进制计数器,外部接口也一样.想问下有什么区别,为什么其中一个要加ls 如何用74ls161实现23进制计数器要用同步级联,反馈清零法如题. 集成计数器74LS93是同步还是异步计数器?是加法还是减法计数器? 怎样用VHDL设计含有异步清零和同步时钟使能的10位加法计数器 设计一个一位余3码的加法电路,选用四位二进制加法器74ls283 试用74LS161集成计数器构成一个六十进制计数器,要求用反馈预置数法实现 555定时器和二进制加法计数器74LVC161构成的电路 请教用74ls161构成12进制计数器,我要电路图还有真值表 请用74ls161设计一个模值为12的计数器 怎样用74ls161组成十进制计数器?用CO端能不能进位的?想用几个74LS161组成个计数器,要2种方法~~怎样用74ls161组成十进制计数器?用进位端CO端能不能进位的到10进位?想用几个74LS161组成个十进制的 怎样用74ls161设计一个24进制的计数器 5、试用74LS161构成十进制计数器,要求画出线路图, 如何用74LS161制成60进制的计数器? 请帮我用Verilog设计一个计数器计数范围：271异步清零同步置位功能同步预置数功能计数使能功能加减计数功能当为加法计数器时,要有溢出进位当为减法计数器时,要有借位标志whenReset =0, out= 怎么用74LS161和与非门接24进制计数器?有图的话更好理解啊