作业帮数电实验 用FPGA开发板的两位数码管实现显示加法口诀用开发板的两位数码管实现显示：0+0=0,0+1=1,0+2=2,.0+9=9；1+1=2,1+2=3,.1+9=10；2+2=4,.2+9=11;3+3=6,.3+9=12;4+4=8,.4+9=13;5+5.5+9=14;6+6.6+9=15;7+7.7+9=16;8+8=16,8+9
来源：学生作业帮助网 编辑：作业帮 时间：2024/04/28 12:07:54
数电实验 用FPGA开发板的两位数码管实现显示加法口诀用开发板的两位数码管实现显示：0+0=0,0+1=1,0+2=2,.0+9=9；1+1=2,1+2=3,.1+9=10；2+2=4,.2+9=11;3+3=6,.3+9=12;4+4=8,.4+9=13;5+5.5+9=14;6+6.6+9=15;7+7.7+9=16;8+8=16,8+9
数电实验 用FPGA开发板的两位数码管实现显示加法口诀
用开发板的两位数码管实现显示：
0+0=0,0+1=1,0+2=2,.0+9=9；
1+1=2,1+2=3,.1+9=10；
2+2=4,.2+9=11;
3+3=6,.3+9=12;
4+4=8,.4+9=13;
5+5.5+9=14;
6+6.6+9=15;
7+7.7+9=16;
8+8=16,8+9=17;
9+9=18;
加法口诀表,实验所需具体器件不限,可以自己决定；
要求：1）显示方式要求,假设数码管显示被加数、加数频率1Hz,则前0.5秒两位数码管分别显示被加数和加数,后0.5秒两位数码管显示加法结果的十位和个位（即用分时显示的方法实现被加数,加数和最终结果的显示）；2）被加数和加数显示顺序按照如上顺序循环并按照人眼可分辨频率自动变化,加法符号（+）不需要被显示,加法结果显示时需要做出一个简单标记用以区别被加数和加数显示；3）显示速度可以调节.
数电实验 用FPGA开发板的两位数码管实现显示加法口诀用开发板的两位数码管实现显示：0+0=0,0+1=1,0+2=2,.0+9=9；1+1=2,1+2=3,.1+9=10；2+2=4,.2+9=11;3+3=6,.3+9=12;4+4=8,.4+9=13;5+5.5+9=14;6+6.6+9=15;7+7.7+9=16;8+8=16,8+9
你好!你所要求的全部功能我已实现!
模块图：
程序用4位数码管显示,Bit[0]为最右边一位,Rstn为全局复位,Key1为减速,Key2为加速,初始默认显示为1Hz.如：前半个周期显示45,则后半个周期显示-09（按要求2做小标记“-”加以区分）.（由于时间关系）程序中少许警告可以无视,当然你可以自己优化下代码.
显示效果图：显示0+9的结果为“-09”
如果这是你的课程设计,请绝对放心这是独一无二的,因为这是我花费数个小时的原创……
请采纳!如果能追加分数就更好了哦!(*^__^*)